<track id="r0j4x"><strike id="r0j4x"></strike></track>
    1. 首頁 > 技術交流

      技術交流

      半導體行業的真空鍍膜

      微機電制作技術,尤其是最大宗以硅半導體為基礎的微細加工技術(silicon- based micromachining),原本就肇源于半導體組件的制程技術,所以必須先介紹清楚這類制程,以免淪于夏蟲語冰的窘態。

       ??一、潔凈室
      ? ???一般的機械加工是不需要潔凈室(clean room)的,因為加工分辨率在數十微米以上,遠比日常環境的微塵顆粒為大。但進入半導體組件或微細加工的世界,空間單位都是以微米計算,因此微塵顆粒沾附在制作半導體組件的晶圓上,便有可能影響到其上精密導線布局的樣式,造成電性短路或斷路的嚴重后果。? ?
      ? ???為此,所有半導體制程設備,都必須安置在隔絕粉塵進入的密閉空間中,這就是潔凈室的來由。潔凈室的潔凈等級,有一公認的標準,以class 10為例,意謂在單位立方英呎的潔凈室空間內,平均只有粒徑0.5微米以上的粉塵10粒。所以class后頭數字越小,潔凈度越佳,當然其造價也越昂貴(參見圖2-1)。
      ?? 為營造潔凈室的環境,有專業的建造廠家,及其相關的技術與使用管理辦法如下:
      ? ? 1、內部要保持大于一大氣壓的環境,以確保粉塵只出不進。所以需要大型鼓風機,將經濾網的空氣源源不絕地打入潔凈室中。
      ? ? 2、為保持溫度與濕度的恒定,大型空調設備須搭配于前述之鼓風加壓系統中。換言之,鼓風機加壓多久,冷氣空調也開多久。
      ? ? 3、所有氣流方向均由上往下為主,盡量減少突兀之室內空間設計或機臺擺放調配,使粉塵在潔凈室內回旋停滯的機會與時間減至最低程度。
      ? ? 4、所有建材均以不易產生靜電吸附的材質為主。
      ? ? 5、所有人事物進出,都必須經過空氣吹浴 (air shower) 的程序,將表面粉塵先行去除。
      ? ? 6、人體及衣物的毛屑是一項主要粉塵來源,為此務必嚴格要求進出使用人員穿戴無塵衣,除了眼睛部位外,均需與外界隔絕接觸 (在次微米制程技術的工廠內,工作人員幾乎穿戴得像航天員一樣。) 當然,化妝是在禁絕之內,鉛筆等也禁止使用。
      ? ? 7、除了空氣外,水的使用也只能限用去離子水 (DI water, de-ionized water)。一則防止水中粉粒污染晶圓,二則防止水中重金屬離子,如鉀、鈉離子污染金氧半 (MOS) 晶體管結構之帶電載子信道 (carrier channel),影響半導體組件的工作特性。去離子水以電阻率 (resistivity) 來定義好壞,一般要求至17.5MΩ-cm以上才算合格;為此需動用多重離子交換樹脂、RO逆滲透、與UV紫外線殺菌等重重關卡,才能放行使用。由于去離子水是最佳的溶劑與清潔劑,其在半導體工業之使用量極為驚人!
      ? ? 8、潔凈室所有用得到的氣源,包括吹干晶圓及機臺空壓所需要的,都得使用氮氣 (98%),吹干晶圓的氮氣甚至要求99.8%以上的高純氮!? ? 以上八點說明是最基本的要求,另還有污水處理、廢氣排放的環保問題,再再需要大筆大筆的建造與維護費用!

      ??二、晶圓制作? ???
      ? ?? ?硅晶圓 (silicon wafer) 是一切集成電路芯片的制作母材。既然說到晶體,顯然是經過純煉與結晶的程序。目前晶體化的制程,大多是采「柴可拉斯基」(Czycrasky) 拉晶法 (CZ法)。拉晶時,將特定晶向 (orientation) 的晶種 (seed),浸入過飽和的純硅熔湯 (Melt) 中,并同時旋轉拉出,硅原子便依照晶種晶向,乖乖地一層層成長上去,而得出所謂的晶棒 (ingot)。晶棒的阻值如果太低,代表其中導電雜質 (impurity dopant) 太多,還需經過FZ法 (floating-zone) 的再結晶 (re-crystallization),將雜質逐出,提高純度與阻值。? ?
      ? ?? ?輔拉出的晶棒,外緣像椰子樹干般,外徑不甚一致,需予以機械加工修邊,然后以X光繞射法,定出主切面 (primary flat) 的所在,磨出該平面;再以內刃環鋸,削下一片片的硅晶圓。最后經過粗磨 (lapping)、化學蝕平 (chemical etching) 與拋光 (polishing) 等程序,得出具表面粗糙度在0.3微米以下拋光面之晶圓。(至于晶圓厚度,與其外徑有關。)??
      ? ?? ?剛才題及的晶向,與硅晶體的原子結構有關。硅晶體結構是所謂「鉆石結構」(diamond-structure),系由兩組面心結構 (FCC),相距 (1/4,1/4,1/4) 晶格常數 (lattice constant;即立方晶格邊長) 疊合而成。我們依米勒指針法 (Miller index),可定義出諸如 :{100}、{111}、{110} 等晶面。所以晶圓也因之有 {100}、{111}、{110}等之分野。有關常用硅晶圓之切邊方向等信息,請參考圖2-2。? ?? ?? ?? ?? ?? ?現今半導體業所使用之硅晶圓,大多以 {100} 硅晶圓為主。其可依導電雜質之種類,再分為p型 (周期表III族) 與n型 (周期表V族)。由于硅晶外貌完全相同,晶圓制造廠因此在制作過程中,加工了供辨識的記號:亦即以是否有次要切面 (secondary flat) 來分辨。該次切面與主切面垂直,p型晶圓有之,而n型則闕如。
      ? ???{100}硅晶圓循平行或垂直主切面方向而斷裂整齊的特性,所以很容易切成矩形碎塊,這是早期晶圓切割時,可用刮晶機 (scriber) 的原因 (它并無真正切斷芯片,而只在表面刮出裂痕,再加以外力而整齊斷開之。)事實上,硅晶的自然斷裂面是{111},所以雖然得到矩形的碎芯片,但斷裂面卻不與{100}晶面垂直!

      以下是訂購硅晶圓時,所需說明的規格:項目 說明
      晶面 {100}、{111}、{110} ± 1o
      外徑(吋) 3 4 5 6
      厚度(微米) 300~450 450~600 550~650 600~750(±25)
      雜質 p型、n型
      阻值(Ω-cm) 0.01 (低阻值) ~ 100 (高阻值)
      制作方式 CZ、FZ (高阻值)
      拋光面 單面、雙面
      平坦度(埃) 300 ~ 3,000

       三、半導體制程設備
      ? ???半導體制程概分為三類:(1)薄膜成長,(2)微影罩幕,(3)蝕刻成型。設備也跟著分為四類:(a)高溫爐管,(b)微影機臺,(c)化學清洗蝕刻臺,(d)電漿真空腔室。其中(a)~(c)機臺依序對應(1)~(3)制程,而新近發展的第(d)項機臺,則分別應用于制程(1)與(3)。
      ? ???由于坊間不乏介紹半導體制程及設備的中文書籍,故本文不刻意錦上添花,謹就筆者認為較有趣的觀點,描繪一二!

      ? ? (一)氧化(爐)(Oxidation)? ???
      ? ? 對硅半導體而言,只要在高于或等于1050℃的爐管中,如圖2-3所示,通入氧氣或水汽,自然可以將硅晶的表面予以氧化,生長所謂干氧層(dryz/gate oxide)或濕氧層(wet /field oxide),當作電子組件電性絕緣或制程掩膜之用。氧化是半導體制程中,最干凈、單純的一種;這也是硅晶材料能夠取得優勢的特性之一(他種半導體,如砷化鎵 GaAs,便無法用此法成長絕緣層,因為在550℃左右,砷化鎵已解離釋放出砷?。┕柩趸瘜幽偷米?50℃ ~ 1050℃的后續制程環境,系因為該氧化層是在前述更高的溫度成長;不過每生長出1 微米厚的氧化層,硅晶表面也要消耗掉0.44微米的厚度。
      ? ? 以下是氧化制程的一些要點:
      ? ?(1)氧化層的成長速率不是一直維持恒定的趨勢,制程時間與成長厚度之重復性是較為重要之考量。
      ? ?(2)后長的氧化層會穿透先前長的氧化層而堆積于上;換言之,氧化所需之氧或水汽,勢必也要穿透先前成長的氧化層到硅質層。故要生長更厚的氧化層,遇到的阻礙也越大。一般而言,很少成長2微米厚以上之氧化層。
      ? ?(3)干氧層主要用于制作金氧半(MOS)晶體管的載子信道(channel);而濕氧層則用于其它較不嚴格講究的電性阻絕或制程罩幕(masking)。前者厚度遠小于后者,1000~ 1500埃已然足夠。
      ? ?(4)對不同晶面走向的晶圓而言,氧化速率有異:通常在相同成長溫度、條件、及時間下,{111}厚度≧{110}厚度>{100}厚度。
      ? ?(5)導電性佳的硅晶氧化速率較快。
      ? ?(6)適度加入氯化氫(HCl)氧化層質地較佳;但因容易腐蝕管路,已漸少用。
      ? ?(7)氧化層厚度的量測,可分破壞性與非破壞性兩類。前者是在光阻定義阻絕下,泡入緩沖過的氫氟酸(BOE,Buffered Oxide Etch,系 HF與NH4F以1:6的比例混合而成的腐蝕劑)將顯露出來的氧化層去除,露出不沾水的硅晶表面,然后去掉光阻,利用表面深淺量測儀(surface profiler or alpha step),得到有無氧化層之高度差,即其厚度。
      ? ?(8)非破壞性的測厚法,以橢偏儀 (ellipsometer) 或是毫微儀(nano-spec)最為普遍及準確,前者能同時輸出折射率(refractive index;用以評估薄膜品質之好壞)及起始厚度b與跳階厚度a (總厚度 t = ma + b),實際厚度 (需確定m之整數值),仍需與制程經驗配合以判讀之。后者則還必須事先知道折射率來反推厚度值。
      ? ?(9)不同厚度的氧化層會顯現不同的顏色,且有2000埃左右厚度即循環一次的特性。有經驗者也可單憑顏色而判斷出大約的氧化層厚度。不過若超過1.5微米以上的厚度時,氧化層顏色便漸不明顯。

      (二)擴散(爐) (diffusion)
      1、擴散攙雜
      ? ???半導體材料可攙雜n型或p型導電雜質來調變阻值,卻不影響其機械物理性質的特點,是進一步創造出p-n接合面(p-n junction)、二極管(diode)、晶體管(transistor)、以至于大千婆娑之集成電路(IC)世界之基礎。而擴散是達成導電雜質攙染的初期重要制程。
      ? ?眾所周知,擴散即大自然之輸送現象 (transport phenomena);質量傳輸(mass transfer)、熱傳遞(heat transfer)、與動量傳輸 (momentum transfer;即摩擦拖曳) 皆是其實然的三種已知現象。本雜質擴散即屬于質量傳輸之一種,唯需要在850oC以上的高溫環境下,效應才夠明顯。
      ? ???由于是擴散現象,雜質濃度C (concentration;每單位體積具有多少數目的導電雜質或載子)服從擴散方程式如下:
      ? ???這是一條拋物線型偏微分方程式,同時與擴散時間t及擴散深度x有關。換言之,在某擴散瞬間 (t固定),雜質濃度會由最高濃度的表面位置,往深度方向作遞減變化,而形成一隨深度x變化的濃度曲線;另一方面,這條濃度曲線,卻又隨著擴散時間之增加而改變樣式,往時間無窮大時,平坦一致的擴散濃度分布前進!? ?
      ? ???既然是擴散微分方程式,不同的邊界條件(boundary conditions)施予,會產生不同之濃度分布外形。固定表面濃度 (constant surface concentration) 與固定表面攙雜量 (constant surface dosage),是兩種常被討論的具有解析精確解的擴散邊界條件(參見圖2-4):??2、前擴散 (pre-deposition)? ?
      ? ? 第一種定濃度邊界條件的濃度解析解是所謂的互補誤差函數(complementary error function),其對應之擴散步驟稱為「前擴散」,即我們一般了解之擴散制程;當高溫爐管升至工作溫度后,把待擴散晶圓推入爐中,然后開始釋放擴散源 (p型擴散源通常是固體呈晶圓狀之氮化硼【boron-nitride】芯片,n型則為液態POCl3之加熱蒸氣) 進行擴散。其濃度剖面外形之特征是雜質集中在表面,表面濃度最高,并隨深度迅速減低,或是說表面濃度梯度 (gradient) 值極高。
      3、后驅入 (post drive-in)
      ? ???第二種定攙雜量的邊界條件,具有高斯分布 (Gaussian distribution) 的濃度解析解。對應之擴散處理程序叫做「后驅入」,即一般之高溫退火程序;基本上只維持爐管的驅入工作溫度,擴散源卻不再釋放?;騿栐唬憾〝v雜量的起始邊界條件自何而來?答案是「前擴散」制程之結果;蓋先前「前擴散」制作出之雜質濃度集中于表面,可近似一定攙雜量的邊界條件也!
      ? ???至于為什么擴散要分成此二類步驟,當然不是為了投數學解析之所好,而是因應阻值調變之需求。原來「前擴散」的雜質植入劑量很快達到飽和,即使拉長「前擴散」的時間,也無法大幅增加雜質植入劑量,換言之,電性上之電阻率 (resistivity) 特性很快趨穩定;但「后驅入」使表面濃度及梯度減低(因雜質由表面往深處擴散),卻又營造出再一次「前擴散」來增加雜質植入劑量的機會。所以,借著多次反復的「前擴散」與「后驅入」,既能調變電性上之電阻率特性,又可改變雜質電阻之有效截面積,故依大家熟知之電阻公式 ;? ?? ?其中? ?? ? 是電阻長度可設計出所需導電區域之擴散程序。
      4、擴散之其它要點,簡述如下:
      ? ? (1)擴散制程有批次制作、成本低廉的好處,但在擴散區域之邊緣所在,有側向擴散的誤差,故限制其在次微米 (sub-micron) 制程上之應用。
      ? ? (2)擴散之后的阻值量測,通常以四探針法(four-point probe method)行之,示意參見圖2-5。目前市面已有多種商用機臺可供選購。? ???(3)擴散所需之圖形定義(pattern)及遮掩(masking),通常以氧化層(oxide)充之,以抵擋高溫之環境。一微米厚之氧化層,已足敷一般擴散制程之所需。


      (二)微影(Photo-Lithography)
      1、正負光阻? ?
      ? ???微影光蝕刻術起源于照相制版的技術。自1970年起,才大量使用于半導體制程之圖形轉寫復制。原理即利用對紫外線敏感之聚合物,或所謂光阻(photo-resist)之受曝照與否,來定義該光阻在顯影液(developer)中是否被蝕除,而最終留下與遮掩罩幕,即光罩(mask)相同或明暗互補之圖形;相同者稱之「正光阻」(positive resist),明暗互補者稱之「負光阻」(negative resist),如圖2-6所示。一般而言,正光阻,如AZ-1350、AZ-5214、FD-6400L等,其分辨率及邊緣垂直度均佳,但易變質,儲存期限也較短 (約半年到一年之間),常用于學術或研發單位;而負光阻之邊緣垂直度較差,但可儲存較久,常為半導體業界所使用。
      ??2、光罩
      ? ???前段述及的光罩制作,是微影之關鍵技術。其制作方式經幾十年之演進,已由分辨率差的縮影機 (由數百倍大的紅膠紙【rubby-lith】圖樣縮影) 技術,改良為直接以計算機輔助設計制造(CAD/CAM)軟件控制的雷射束(laser-beam)或電子束(E-beam)書寫機,在具光阻之石英玻璃板上進行書寫 (曝光),分辨率 (最小線寬) 也改進到微米的等級。
      ? ???由于激光打印機的分辨率越來越好,未來某些線寬較粗的光罩可望直接以打印機出圖。舉例而言,3386dpi的出圖機,最小線寬約為七微米。
      3、對準機 / 步進機? ?
      ? ? 在學術或研發單位中之電路布局較為簡易,一套電路布局可全部寫在一片光罩中,或甚至多重復制。加上使用之硅晶圓尺寸較小,配合使用之光罩本來就不大。所以搭配使用之硅晶圓曝光機臺為一般的「光罩對準機」(mask aligner,如圖2-7)。換言之,一片晶圓只需一次對準曝光,便可進行之后的顯影及烤干程序。但在業界中,使用的晶圓大得多,我們不可能任意造出7吋或9吋大小的光罩來進行對準曝光:一來電子束書寫機在制備這樣大的光罩時,會耗損巨量的時間,極不劃算;二來,大面積光罩進行光蝕刻曝光前與晶圓之對準,要因應大面積精密定位及防震等問題,極為棘手!所以工業界多采用步進機(stepper)進行對準曝光;也就是說,即使晶圓大到6或8吋,但光罩大小還是小小的1~2吋見方,一則光罩制備快速,二則小面積對準的問題也比較少;只是要曝滿整片晶圓,要花上數十次「對準→曝光→移位」的重復動作。但即便如此,因每次「對準→曝光→移位」僅費時1秒左右,故一片晶圓的總曝光時間仍控制在1分鐘以內,而保持了工廠的高投片率 (high through-put;即單位時間內完成制作之硅芯片數。)??圖2-7 雙面對準曝光對準系統(國科會北區微機電系統研究中心)。
       4、光阻涂布??
      ? ?? ?晶圓上微米厚度等級的光阻,是采用旋轉離心(spin-coating)的方式涂布上去。光阻涂布機如圖2-8所示。其典型程序包括:
      ? ???(1)晶圓表面前處理 (pre-baking):即在150°C下烘烤一段時間。若表面無氧化層,要另外先上助粘劑 (primer),如HMDS,再降回室溫。換言之,芯片表面在涂敷光阻前要確保是親水性(hydrophilic)。
      ? ???(2)送晶圓上真空吸附的轉臺,注入(dispensing)光阻,開始由低轉速甩出多余的光阻并均布之,接著以轉速數千rpm,減薄光阻至所需厚度。
      ? ???(3)將晶圓表層光阻稍事烤干定型,防止沾粘。但不可過干過硬,而妨礙后續的曝光顯影。
      ? ???一般光阻涂布機的涂布結果是厚度不均。尤其在晶圓邊緣部份,可能厚達其它較均勻部份的光阻3倍以上。另外,為了確保光阻全然涂布到整片晶圓,通常注入光阻的劑量,是真正涂布粘著在晶圓上之數十甚至數百倍,極其可惜;因為甩到晶圓外的光阻中有機溶劑迅速揮發逸散,成份大變,不能回收再使用。
      5、厚光阻
      ? ?? ?德國Karl-Suss公司開發了一種新型的光阻涂布機,稱為GYRSET?,如圖2-9所示,其賣點在于強調可減少一半的光阻用量,且得出更均厚的光阻分布。其原理極為單純:只是在真空轉臺上加裝了跟著同步旋轉的蓋子。如此一來,等于強迫晶圓與蓋子之間的空氣跟著旋轉,那么光阻上便無高轉速差的粘性旋轉拖曳作用。故光阻在被涂布時,其與周遭流體之相對運動并不明顯,只是離心的徹體力效果,使光阻穩定地、且是呈同心圓狀地向外涂布。  
      ? ???根據實際使用顯示,GYRSET?只需一般涂布機的55%光阻用量。另外,其也可應用于厚光阻之涂布 (厚度自數微米至數百微米不等)。受涂基板也可由晶圓改為任意的工作外型,而不會造成邊緣一大部份面積厚度不均的花花外貌。
      ? ???[注] 厚光阻是新近發展出來,供微機電研究使用的材料,如IBM的SU-8系列光阻,厚度由數微米至100微米不等,以GYRSET?涂布后,經過嚴格的烘干程序,再以紫外線或準分子雷射 (excimer laser) 進行曝光顯影后,所得到較深遂的凹狀圖案,可供進一步精密電鑄 (electro-forming) 的金屬微結構成長填塞。這種加工程序又稱為「仿LIGA」制程 (poor mans LIGA),即「異步X光之深刻模造術」。

       (三)蝕刻(Etching)
      ? ???蝕刻的機制,按發生順序可概分為「反應物接近表面」、「表面氧化」、「表面反應」、「生成物離開表面」等過程。所以整個蝕刻,包含反應物接近、生成物離開的擴散效應,以及化學反應兩部份。整個蝕刻的時間,等于是擴散與化學反應兩部份所費時間的總和。二者之中孰者費時較長,整個蝕刻之快慢也卡在該者,故有所謂「reaction limited」與「diffusion limited」兩類蝕刻之分。
      ? ???1、濕蝕刻? ?
      ? ?? ?最普遍、也是設備成本最低的蝕刻方法,其設備如圖2-10所示。其影響被蝕刻物之蝕刻速率 (etching rate) 的因素有三:蝕刻液濃度、蝕刻液溫度、及攪拌 (stirring) 之有無。定性而言,增加蝕刻溫度與加入攪拌,均能有效提高蝕刻速率;但濃度之影響則較不明確。舉例來說,以49%的HF蝕刻SiO2,當然比BOE (Buffered-Oxide- Etch;HF:NH4F =1:6) 快的多;但40%的KOH蝕刻Si的速率卻比20%KOH慢!? ?? ?? ?? ? 濕蝕刻的配方選用是一項化學的專業,對于一般不是這方面的研究人員,必須向該化學專業的同儕請教。一個選用濕蝕刻配方的重要觀念是「選擇性」(selectivity),意指進行蝕刻時,對被蝕物去除速度與連帶對其他材質 (如蝕刻掩膜;etching mask, 或承載被加工薄膜之基板;substrate ) 的腐蝕速度之比值。一個具有高選擇性的蝕刻系統,應該只對被加工薄膜有腐蝕作用,而不傷及一旁之蝕刻掩膜或其下的基板材料?!?BR>? ? (1)等向性蝕刻 (isotropic etching)
      ? ? 大部份的濕蝕刻液均是等向性,換言之,對蝕刻接觸點之任何方向腐蝕速度并無明顯差異。故一旦定義好蝕刻掩膜的圖案,暴露出來的區域,便是往下腐蝕的所在;只要蝕刻配方具高選擇性,便應當止于所該止之深度。
      ? ? 然而有鑒于任何被蝕薄膜皆有其厚度,當其被蝕出某深度時,蝕刻掩膜圖案邊緣的部位漸與蝕刻液接觸,故蝕刻液也開始對蝕刻掩膜圖案邊緣的底部,進行蝕掏,這就是所謂的下切或側向侵蝕現象 (undercut)。該現象造成的圖案側向誤差與被蝕薄膜厚度同數量級,換言之,濕蝕刻技術因之而無法應用在類似「次微米」線寬的精密制程技術!
      ? ? (2)非等向性蝕刻 (anisotropic etching)? ?
      ? ? 先前題到之濕蝕刻「選擇性」觀念,是以不同材料之受蝕快慢程度來說明。然而自1970年代起,在諸如Journal of Electro-Chemical Society等期刊中,發表了許多有關堿性或有機溶液腐蝕單晶硅的文章,其特點是不同的硅晶面腐蝕速率相差極大,尤其是111方向,足足比100或是110方向的腐蝕速率小一到兩個數量級!因此,腐蝕速率最慢的晶面,往往便是腐蝕后留下的特定面。
      ? ???這部份將在體型微細加工時再詳述。
      ? ?2、干蝕刻
      ? ? 干蝕刻是一類較新型,但迅速為半導體工業所采用的技術。其利用電漿 (plasma) 來進行半導體薄膜材料的蝕刻加工。其中電漿必須在真空度約10至0.001 Torr 的環境下,才有可能被激發出來;而干蝕刻采用的氣體,或轟擊質量頗巨,或化學活性極高,均能達成蝕刻的目的。
      ? ? 干蝕刻基本上包括「離子轟擊」(ion-bombardment)與「化學反應」(chemical??reaction) 兩部份蝕刻機制。偏「離子轟擊」效應者使用氬氣(argon),加工出來之邊緣側向侵蝕現象極微。而偏「化學反應」效應者則采氟系或氯系氣體(如四氟化碳CF4),經激發出來的電漿,即帶有氟或氯之離子團,可快速與芯片表面材質反應。
      ? ? 干蝕刻法可直接利用光阻作蝕刻之阻絕遮幕,不必另行成長阻絕遮幕之半導體材料。而其最重要的優點,能兼顧邊緣側向侵蝕現象極微與高蝕刻率兩種優點,換言之,本技術中所謂「活性離子蝕刻」(reactive ion etch;RIE) 已足敷「次微米」線寬制程技術的要求,而正被大量使用中?!?BR>
      (四)離子植入 (Ion Implantation)
      ? ???在擴散制程的末尾描述中,曾題及擴散區域之邊緣所在,有側向擴散的誤差,故限制其在次微米制程上之應用。但誠如干蝕法補足濕蝕法在次微米制程能力不足一樣,此地另有離子植入法,來進行圖案更精細,濃度更為稀少精準的雜值攙入。
      ? ???離子植入法是將III族或IV族之雜質,以離子的型式,經加速后沖擊進入晶圓表面,經過一段距離后,大部份停于離晶圓表面0.1微米左右之深度 (視加速能量而定),故最高濃度的地方,不似熱擴散法在表面上。不過因為深度很淺,一般還是簡單認定大部份離子是攙雜在表面上,然后進一步利用驅入(drive-in)來調整濃度分布,并對離子撞擊過的區域,進行結構之修補?;旧?,其為一低溫制程,故可直接用光阻來定義植入的區域。

      (五)化學氣相沉積 (Chemical Vapor Deposition;CVD)
      ? ???到目前為止,只談到以高溫爐管來進行二氧化硅層之成長。至于其它如多晶硅 (poly-silicon)、氮化硅 (silicon-nitride)、鎢或銅金屬等薄膜材料,要如何成長堆棧至硅晶圓上?
      ? ???基本上仍是采用高溫爐管,只是因著不同的化學沉積過程,有著不同之工作溫度、壓力與反應氣體,統稱為「化學氣相沉積」。? ?
      ? ???既是化學反應,故免不了「質量傳輸」與「化學反應」兩部份機制。由于化學反應隨溫度呈指數函數之變化,故當高溫時,迅速完成化學反應。換言之,整體沉積速率卡在質量傳輸 (diffusion-limited);而此部份事實上隨溫度之變化,不像化學反應般敏感。所以對于化學氣相沉積來說,如圖2-11所示,提高制程溫度,容易掌握沉積的速率或制程之重復性。
      ? ???然而高制程溫度有幾項缺點:
      ? ?? ?高溫制程環境所需電力成本較高。
      ? ?? ?安排順序較后面的制程溫度若高于前者,可能破壞已沉積之材料。
      ? ?? ?高溫成長之薄膜,冷卻至常溫后,會產生因各基板與薄膜間熱脹縮程度不同之殘留應力 (residual stress)。??
      ? ?? ?所以,低制程溫度仍是化學氣相沉積追求的目標之一,惟如此一來,在制程技術上面臨之問題及難度也跟著提高。
      ? ?? ?以下,按著化學氣相沉積的研發歷程,分別簡介「常壓化學氣相沉積」、「低壓化學氣相沉積」、及「電漿輔助化學氣相沉積」:
      1、常壓化學氣相沉積 (Atmospheric Pressure CVD;APCVD)
      ? ?? ?最早研發的CVD系統,顧名思義是在一大氣壓環境下操作,設備外貌也與氧化爐管相類似。欲成長之材料化學蒸氣自爐管上游均勻流向硅晶,至于何以會沉積在硅晶表面,可簡單地以邊界層 (boundary layer) 理論作定性說明:
      ? ?? ?當具黏性之化學蒸氣水平吹拂過硅芯片時,硅芯片與爐管壁一樣,都是固體邊界,因著靠近芯片表面約1mm的邊界層內速度之大量變化(由邊界層外緣之蒸氣速度減低到芯片表面之0速度),會施予一拖曳外力,拖住化學蒸氣分子;同時因硅芯片表面溫度高于邊界層外緣之蒸氣溫度,芯片將釋出熱量,來供給被拖住之化學蒸氣分子在芯片表面完成薄膜材質解離析出之所需能量。所以基本上,化學氣相沉積就是大自然「輸送現象」(transport phenomena) 的應用。
      ? ?? ?常壓化學氣相沉積速度頗快,但成長薄膜的質地較為松散。另外若晶圓不采水平擺放的方式 (太費空間),薄膜之厚度均勻性 (thickness uniformity)不佳。
      2、低壓化學氣相沉積 (Low Pressure CVD;LPCVD)
      ? ???為進行50片或更多晶圓之批次量產,爐管內之晶圓勢必要垂直密集地豎放于晶舟上,這明顯衍生沉積薄膜之厚度均勻性問題;因為平板邊界層問題的假設已不合適,化學蒸氣在經過第一片晶圓后,黏性流場立即進入分離 (separation) 的狀態,逆壓力梯度 (reversed pressure gradient) 會將下游的化學蒸氣帶回上游,而一團混亂。
      ? ???在晶圓豎放于晶舟已不可免之情況下,降低化學蒸氣之環境壓力,是一個解決厚度均勻性的可行之道。原來依定義黏性流特性之雷諾數 觀察,動力黏滯系數ν隨降壓而變小,如此一來雷諾數激增,而使化學蒸氣流動由層流 (laminar flow) 進入紊流 (turbulent flow)。有趣的是紊流不易分離,換言之,其為一亂中有序之流動,故盡管化學蒸氣變得稀薄,使沉積速度變慢,但其經過數十片重重的晶圓后,仍無分離逆流的現象,而保有厚度均勻,甚至質地致密的優點。以800oC、1 Torr成長之LPCVD氮化硅薄膜而言,其質地極為堅硬耐磨,也極適合蝕刻掩膜之用 (沉積速度約20分鐘0.1微米厚。)??
      3、電漿輔助化學氣相沉積 (Plasma Enhanced CVD;PECVD)
      ? ???盡管LPCVD已解決厚度均勻的問題,但溫度仍太高,沉積速度也不夠快。為了先降低沉積溫度,必須尋找另一能量來源,供化學沉積之用。由于低壓對于厚度均勻性的必要性,開發低壓環境之電漿能量輔助 (電漿只能存在于10~0.001 Torr 下),恰好補足低溫環境下供能不足的毛病,甚至于輔助之電漿能量效應還高于溫度之所施予,而使沉積速率高過LPCVD。以350oC、1 Torr成長之PECVD氮化硅薄膜而言,其耐磨之質地適合IC最后切割包裝 (packaging) 前之保護層 (passivation layer) 使用 (沉積速度約5分鐘0.1微米厚。)
      ? ? PECVD 與 RIE 兩機臺之運作原理極為相似,前者用電漿來輔助沉積,后者用電漿去執行蝕刻。不同之處在于使用不同的電漿氣源,工作壓力與溫度也不相同?!?BR>
      六)金屬鍍膜 (Metal Deposition)
      ? ???又稱物理鍍膜 (Physical Vapor Deposition;PVD),依原理分為蒸鍍(evaporation) 與濺鍍 (sputtering) 兩種。PVD基本上都需要抽真空:前者在10-6~10-7Torr的環境中蒸著金屬;后者則須在激發電漿前,將氣室內殘余空氣抽除,也是要抽到10-6~ 10-7Torr的程度。
      ? ???一般的機械式抽氣幫浦,只能抽到10-3Torr的真空度,之后須再串接高真空幫浦 (機械式幫浦當作接觸大氣的前級幫浦),如:擴散式幫浦 (diffusion pump)、渦輪式幫浦 (turbo pump)、或致冷式幫浦 (cryogenic pump),才能達到10-6 ~10-7Torr的真空程度。當然,不同的真空幫浦規范牽涉到不同原理之壓力計、管路設計、與價格。
      1、蒸鍍
      ? ? 蒸鍍就加熱方式差異,分為電阻式 (thermal coater) 與電子槍式 (E-gun evaporator) 兩類機臺。前者在原理上較容易,就是直接將準備熔融蒸發的金屬以線材方式掛在加熱鎢絲上,一旦受熱熔融,因液體表面張力之故,會攀附在加熱鎢絲上,然后徐徐蒸著至四周 (包含晶圓)。因加熱鎢絲耐熱能力與供金屬熔液攀附空間有限,僅用于低熔點的金屬鍍著,如鋁,且蒸著厚度有限。
      ? ???電子槍式蒸鍍機則是利用電子束進行加熱,熔融蒸發的金屬顆粒全擺在石墨或鎢質坩堝 (crucible) 中。待金屬蒸氣壓超過臨界限度,也開始徐徐蒸著至四周 (包含晶圓)。電子槍式蒸鍍機可蒸著熔點較高的金屬,厚度也比較不受限制。
      ? ???蒸鍍法基本上有所謂階梯覆披 (step coverage) 不佳的缺點,如圖2-12所示。也就是說在起伏較劇烈的表面,蒸著金屬有斷裂不連續之虞。另外,多片晶圓的大面積鍍著也存在厚度均勻的問題。為此,芯片之承載臺加上公自轉的機構,便用于上述兩問題之改善。
      2、濺鍍
      ? ???濺鍍雖是物理鍍膜的方法,但與蒸發毫無關系。就如同將石頭丟入一灘泥沼中,會噴濺出許多泥漿般,濺鍍利用氬氣電漿,高速沖擊受鍍靶材 (target),因而將靶材表面附近材質噴濺出來,落至晶圓之上。由于靶材是一整面而不是一點接受轟擊,所以噴濺出來的材質,也有可能填塞到芯片表面階梯死角的部位,而比較沒有斷線不連續或所謂階梯披覆的問題。
      ? ???濺鍍也依電漿受激之能量源不同,分為直流 (DC) 與射頻 (RF) 兩種?;旧?,兩種濺鍍機都可鍍著金屬薄膜。但后者特別可以針對非金屬薄膜,如壓電(piezoelectric) 或磁性材料,具有「絕緣、熔點高、成份復雜、對堆棧方式相當敏感」等智能型薄膜之鍍著特征。??
      3、金屬薄膜圖形定義
      ? ???利用光蝕術定義妥之光阻,泡入適當酸液中,可蝕出金屬線路,此與蒸鍍抑或濺鍍并無關連。然而部份金屬蝕液是堿液,如鉻,早期常用「赤血鹽-氫氧化鉀」溶液來定義圖案,直接用光阻遮掩會失敗 (還沒蝕到底,光阻已經溶散了!),所以必須多蒸著一層金,間接以碘化鉀-碘溶液定義出金之圖案后,再以金之圖案來作掩膜,進行鉻的腐蝕 (如此之繁復,常使初學者暈頭轉向,現在已經有鉻金屬的蝕洗液,如CR-7)。? ???另一個令人更擾人的問題在于:酸液有側向侵蝕的現象,所以無法制作出次微米之金屬線。一般業界已使用垂直度極佳,然而價格極昂之干蝕刻機來解決這個問題 (價昂是因為要用到含氯之反應氣體,所有管路都要考慮防腐蝕)。但學術研發單位,在沒有干蝕刻機情況下,一樣可以作出次微米之金屬線,這個方法稱為「金屬剝離或舉離法」(lift-off)。
      ? ???今如圖2-13所示,調整芯片鍍金屬與上光阻的順序:首先旋敷光阻,以光蝕術將欲鍍著金屬線路之區域開出窗口 (該光罩恰與酸液蝕刻的光罩明暗相反),再進行金屬鍍著的工作。此時,大部份金屬可能都鍍著在光阻上。所以金屬鍍著后,只要將芯片浸入丙酮,在光阻遭有機溶劑溶散之際,其上之金屬也跟著被抬離芯片,而只留下沒有光阻,也就是原來設計之金屬線路。
      国产女主播喷出白浆视频